門級晶體管級混合時序分析解決方案
自動識別設計中的特別器件,並利用拓撲結構和溝道連接提取技術產生門級電路。
提取的門級單元的時序特性被自動特征化並用于靜態時序分析(STA)。
內置STA引擎。
支持對寄生進行反標的SPICE網表自動生成功能。

高效的全芯片關鍵路徑定位
自動提取帶有寄生參數的關鍵路徑
定制單元快速特征化
統一的靜態時序分析和動態仿真環境
自定義
單元特性
混合信號設計
時序分析
標准單元庫
重新特征化
CPU數據通道/數字IP
時序分析